ケイデンス、Samsung Foundryの先端ノードプロセステクノロジに向けた広範な次世代メモリ規格への対応を発表

Samsung 7LPPプロセスでDDR5/4 PHY IPを、Samsung 14LPPプロセスでGDDR6 PHY IPを、さらにHBM2 PHY IPをSamsung 10LPPプロセスおよび再キャラクタライズのうえ8LPPプロセスでテープアウト

ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下、ケイデンス）は、5月14日（米国現地時間）、高帯域幅アプリケーションをターゲットとするSamsung Foundryの様々な先端プロセステクノロジに対応する広範なメモリIPソリューションを発表しました。

ケイデンスは、長年にわたるSamsung Foundryとの協業により、Samsung 7nm Low Power Plus (7LPP) プロセスでDDR5/4 PHY IPを、Samsung 14nm Low Power Plus (14LPP) プロセスでGDDR6 PHY IPを、さらに2.4G High-Bandwidth Memory 2 (HBM2) PHY IPをSamsung 10nm Low Power Plus (10LPP) プロセスおよび再キャラクタライズのうえ8LPPプロセスでテープアウトしました。さらに、GDDR6向けのPHY IPがSamsung 7LPPプロセス上でシリコン動作を確認されました。ケイデンスとSamsungのお客様は、安心してケイデンスのDRAMインターフェイスIPを利用することができるSamsung Foundryの先端プロセステクノロジを使用し、デザイン開発を開始することができます。

GDDR6 PHYおよびDDR5/4向けのケイデンスIPの詳細については、www.cadence.com/go/samsungddripをご参照ください。

HBM2 PHY向けのケイデンスIPの詳細については、www.cadence.com/go/samsunghbm2ipをご参照ください。

Samsungの様々な先端プロセスノードに対応するケイデンスIPは、ハイパフォーマンスコンピューティング（HPC）、モバイル、人工知能（AI）、IoT、グラフィックス、自動運転（AD）、運転支援システム（ADAS）などの新たなアプリケーション分野に向けて開発されています。お客様は、コントローラー、PHY、VIP（検証IP）を１社で提供するシングルベンダーソリューションを活用することによって、チップ統合を加速し、相互運用のリスクを低減することができます。その他の主な利点は以下のとおりです。

・ケイデンスの設計手法として、シリコン実証済みのDDRおよびSerDesなどのIPを開発した際に使われたものを再利用。先進メモリテクノロジを実装する際のリスクを低減

・ケイデンスのGDDR6 IPの低誤り率（BER：bit-error rate）により、メモリーバス上での再試行回数を低減し、アプリケーションの帯域幅を向上し、レイテンシーを低減

・設計マージンに余裕を持てるので、ユーザーは一般的なグラスファイバー材料であるFR4を用いてPCBにGDDR6を実装することが可能となり、GDDR6導入のコストを低減

・メモリーインターフェイスに関するリファレンス・デザインにより、ケイデンスのテストチップで得られた結果をユーザーの製品において再現することが可能

・ケイデンスのDRAMコントローラーは、業界をリードするDenali® DDRコントローラーをベースに開発されており、普及している各種メモリーインターフェイスの機能に完全対応

Samsung Electronics社コメント
Jaehong Park氏（Executive vice president of Design Platform Development）：
「ケイデンスがSamsung Foundryの7LPP、8LPP、10LPP、14LPPプロセステクノロジにおいてシリコン動作およびテープアウトを成功させ、お客様に高性能なDDR5/4 PHY、GDDR6 PHY、HBM2 IPソリューションを提供できるようになったことは両社の協業において非常に画期的な出来事です。先端ノードで設計を行うお客様は、Samsung Foundryプロセスの広範なDRAMインターフェイスソリューションの一部として、ケイデンスの広範なDRAMインターフェイスIPを選択することが可能です。」

Samsung Electronics社コメント
Harry Yoon氏（vice president of Memory Product Planning & Application Engineering）：
「Samsung Electronicsは、最高水準のメモリテクノロジのリーダーとして、最先端メモリソリューションを常に先駆け提供しています。我々はケイデンスとの協業を通じて、HPC、AI、ADASアプリケーションをはじめとする先進の高帯域幅アプリケーションにおいて高まる要求に応え、高性能、大容量、低消費電力な高価値メモリ製品ラインアップを拡大し続けていきます。」

ケイデンス コメント
Amjad Qureshi（Corporate vice president, R&D, Design IP）：
「私たちは、Samsung Electronicsから提供される最新プロセステクノロジを活用することにより、先端ノードの革新をリードし続けています。このことは、GDDR6 PHY IPのシリコン動作、そして最新DDR5/4 PHY、GDDR6 PHY、HBM2 IPのテープアウトの成功によって実証されています。お客様は、デザインを意図した通りに動作させるために必要となるシミュレーションやエミュレーションのデータすべてにアクセスすることが可能であり、我々もお客様のサポートを行う準備ができています。」

技術仕様
お客様は、Samsungの先端ノードおよびケイデンスIPを使用して、以下のパフォーマンスを実現することが可能です。

・ケイデンスIＰを活用するGDDR6テクノロジにより、ホストCPUとGDDR6のダイ間の転送を最大512Gbit/秒とすることが可能

・ケイデンスIPを活用するHBM2テクノロジにより、ホストCPUとHBM2スタック間の転送を最大2400Gbit/秒とすることが可能

・ケイデンスIPを活用するDDR5テクノロジにより、チャンネル当たり最大128GバイトのDRAM容量とすることが可能

提供時期
GDDR6、DDR5/4、HBM2向けCadence PHY IPおよびメモリーモデルは、すでにお客様への提供を開始しています。お客が即座にIP統合作業を開始していただけるようにデザインファイルを提供する準備も完了しています。

■日本ケイデンス・デザイン・システムズ社
　http://www.cadence.co.jp