ケイデンスのデジタル設計フルフローおよびサインオフツール、新しい7nm Arm Cortex-A77 CPUに対して最適なPPAを提供

Armベースで開発される次世代スマートフォン、ラップトップPC、モバイル製品の設計に向けて7nmプロセス対応のRAK (Rapid Adoption Kits)を提供

ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下、ケイデンス）は、5月27日(米国現地時間) 、ケイデンスのデジタル設計フルフローおよびサインオフツールが、次世代のスマートフォン、ラップトップPC、モバイル製品向けた最新の高パフォーマンスプロセッサArm® Cortex®-A77に対応したことを発表しました。

ケイデンスは、Armの最新プロセッサの導入を加速するために、PPA (Power, Performance, Area)の向上と市場投入までの期間を短縮する最新の7nmプロセス対応Rapid Adoption Kits (RAK)を提供します。

Cortex-A77に対応するケイデンスのデジタル設計フルフロー、サインオフソリューションの詳細については、www.cadence.com/go/dsarmraka77 をご参照ください。

7nm RAKには包括的なドキュメントおよびツール実行用スクリプトが含まれており、Cortex-A77プロセッサを使用したデザインの開発においてPPA目標を達成するための最新機能により、ケイデンスのデジタル設計フルフローを最適化することができます。ケイデンスのRTL-to-GDS設計フローには、以下のデジタル、サインオフツールが搭載されています。

・Innovus™ Implementation System: 統計的オンチップばらつき(SOCV)の伝播およびIRドリブンな最適化により、7nm設計向けの最適なタイミングクロージャーおよびパワーインテグリティを実現

・Genus™ Synthesis Solution: 最新の7nm先端ノード要件すべてに対応し、Innovus Implementation Systemと共にデザインクロージャーを提供するRTLフィジカル合成をサポート

・Conformal® Equivalence Checking: インプリメンテーションフロー実行時に、ロジック変更やECO (engineering change order)の等価性を保証

・Conformal Low Power: 低消費電力設計の等価性検証を論理構造検証および機能検証と組み合わせ、デザインのパワーインテントの作成と妥当性確認を行うことでフルチップ検証を実現

・Tempus™ Timing Signoff Solution: パスベースでサインオフレベルの精度のタイミング解析により、7nmにおけるフィジカル設計を考慮したECO設計最適化を実現し、テープアウトへの最速パスを提供

・Voltus™ IC Power Integrity Solution: インプリメンテーションやサインオフ検証実行時に、スタティックおよびダイナミック解析を行い、最適なパワー・ディストリビューションを保証

・Quantus™ Extraction Solution: 7nm先端ノード要件をすべて満たし、最終シリコンとの相関性を保証する抽出ソリューション

Arm社コメント
Ian Smythe (vice president of marketing)：
「Cortex-A77プロセッサは、最新のスマートフォン、ラップトップPC、その他モバイルデバイスの開発に必要なパフォーマンスと効率性をお客様に提供するために強化された様々な技術を提供します。RAKの提供におけるケイデンスとの協業により、５G、AR、マシンラーニングなどのマーケットに向けた先進アプリケーションに対して我々のお客様が最適化されたソリューションを提供することを可能にします。」

ケイデンス・コメント
Chin-Chi Teng (senior vice president and general manager in the Digital & Signoff Group)：
「我々は、ケイデンスの先進的なデジタル・インプリメンテーションおよびサインオフソリューションをCortex-A77プロセッサに向けて最適化するために、Armと緊密に協業してきました。お客様は、革新的な7nmデザインを最適なPPAで効率よく開発することが可能です。RAKを使用する設計者は、ケイデンスとArmのテクノロジを容易に採用し、自信を持って市場投入期間を短縮していただけます。」

■日本ケイデンス・デザイン・システムズ社
　http://www.cadence.co.jp