シリコン・ラボ、ジッター減衰器ファミリ「Si539x」に、源発振内蔵型の新モデルを追加

5G対応のジッター減衰器が高速ネットワーク・タイミングを簡素化し、フロントホール、バックホール、メトロ/コア、データセンター設計におけるポート数の増大化を促進

シリコン・ラボラトリーズ（シリコン・ラボ、NASDAQ: SLAB)は、同社のジッター減衰器ファミリ「Si539x」に、高速ネットワーク設計のプリント基板（PCB）レイアウトを簡素化しながら,システムの信頼性とパフォーマンスの向上を可能にする源発振クロック内蔵型の新モデルを追加したと発表しました。

Si539xの新モデルは、100/200/400/600/800G設計における厳しいリファレンスクロック要件に対応するため、最先端のイーサネット・スイッチSoC、PHY、FPGA、ASICで利用されている56G PAM-4 SerDesの厳格なジッター要件に対して40%以上のマージンを確保する性能を実現し,将来的に112G SerDes設計にも対応可能なソリューションとなっています。

Si539xの新モデルは量産中でサンプル提供も可能となっています。また、シリコン・ラボは様々なタイプの評価ボードを取り揃えています。評価ボードを用いることで、お客様はClockBuilder Proツールの利用により、シームレスに製品のコンフィグレーションから詳細な性能評価までを効率よく実施できるので、開発者は迅速に製品のカスタムコンフィグレーションと性能測定が可能となります。価格及び納期については、シリコン・ラボの国内販売代理店にお問い合わせください。また、製品仕様ならびに開発キットに関する詳細は、こちらをご参照ください（www.silabs.com/timing.）。

新製品について、シリコン・ラボでタイミング製品担当ゼネラル・マネージャーを務めるJames Wilsonは、次のように述べています。「ネットワーク機器のプロバイダーは、5Gワイヤレス・トラフィックに対応した、より高速で大容量の機器を競って開発しています。それに伴い、フロントホール/バックホール、メトロ/コア、データセンター向けに、さらに高性能のタイミング・ソリューションを求める動きが強まっています。56 Gbps SerDes一体型のFPGAやPHYにより、さらに大容量の100/200/400/600/800G光ラインカードとイーサネットラインカードが実現していますが、基板設計とレイアウトはますます複雑になっています。シリコン・ラボは、最新のSi539xジッター減衰器に源発振機能を統合することで、100/200/400/600/800Gの設計におけるポート数増大と高密度化への容易な移行をサポートします」

システムの信頼性とパフォーマンスの向上

新モデルには、温度とアクティビティ・ディップ特性に関する厳格な試験基準をクリアした信頼性に優れた水晶発振子が組み込まれています。Si539xの新モデルは、衝撃、振動、温度サイクル、水晶の経年劣化を含む、広範な信頼性試験に合格しています。厳選された水晶振動子と革新的なデバイスの内部構成により、システムの環境条件で発生する温度変化で影響を受ける水晶振動子のセンシティビティを軽減して、信頼性の高い安定した動作を実現します。

アコースティック・エミッション・ノイズに対する高い耐性

統合されたリファレンスクロック・デバイス構造により、外付け水晶振動子の構造に比べて、アコースティック・エミッション（AE）に対する耐性が向上しています。AEは、PCBが組み立て時に微小クラックや塑性変形の原因となる温度勾配や外部からの機械的な応力を受けやすい場合に発生する雑音波の放射です。AEにより深刻な周波数エラーの影響を被るディスクリートの水晶振動子とは異なり,Si539xデバイスの画期的なパッケージ構造は、長期的に信頼性の高い動作と安定した周波数特性を保証して、水晶振動子をAEノイズから隔離/保護します。

スペース節減

ポート数の多い光ラインカードやイーサネットラインカードを設計するお客様は、基板面積を全体的に縮小することを重視しています。源発振内蔵型のジッター減衰器を使用すれば、PCBのフットプリントを35%以上削減できます。またもう1つのメリットとして、デバイス周辺のクロック・ルーティングの密度を高め、PCBのレイアウトをさらに簡素化すると共に、外付け水晶振動子の直下に必要とされる未配線領域も削減できます。

周波数の柔軟性とクロック分散

Si539xでは、最大12本の差動クロック出力を100 Hz～1028 MHzの周波数範囲で任意に組み合わせて生成できるため、クロック・ジェネレーターやクロック・バッファをそれぞれ単体で実装する必要がありません。こうしたメリットにより、「クロック・ツリー・オンチップ」のクロック構成が実現し、ディスクリート型のクロック・ツリー・ソリューションで考慮しなければならないアジティブジッターの要素も排除されます。

■シリコン・ラボラトリーズ Y.K.
　http://jp.silabs.com