ケイデンスのデジタル設計フルフローをNSITEXEが採用、車載、産業アプリケーション向けデータフロープロセッサIPの出荷を加速

Genus論理合成ソリューションを中心に統合されたケイデンスのデジタル設計環境により、NSITEXEが設計TATを７５％削減し、PPA全体を最適化

ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下、ケイデンス）は、7月11日（米国現地時間）、株式会社エヌエスアイテクス（本社：東京都港区、以下、NSITEXE）がケイデンスのデジタル設計フルフローを採用し、車載、産業アプリケーションに向けた自社の高効率、高品質なデータフロープロセッサ（DFP）IPの提供を加速させたことを発表しました。

Genus論理合成ソリューションを中心に統合されたケイデンスのソリューションを使用することによって、NSITEXEは以前のソリューションと比較し、設計TATを78%削減し、さらに消費電力（power）を8.5%、パフォーマンスを35%、面積（area）を3.5%向上することができました。

この適用事例は、7月19日、みなとみらいの横浜ベイホテル東急で開催されるケイデンスのCDNLive Japan 2019において発表されます。CDNLive Japan 2019に関する詳細についてはhttp://www.cadence.com/go/cdnlive-jpをご参照ください。

また、ケイデンスのデジタル設計フルフローに関する詳細については、http://www.cadence.com/go/fedffnprをご参照ください。

NSITEXEに採用されたケイデンスのデジタル設計フルフローには、Genus™ Synthesis Solution、Joules™ RTL Power Solution、Conformal® Equivalence Checker、Modus DFT Software Solution、Innovus™ Implementation Systemが含まれています。これらのツールが密接に統合されたフローによって、NSITEXEに対して共通データベース、共通ユーザインタフェースを提供し、ツール間のデータ転送を排除し、複数のエンジニア間でのコミュニケーションを最小限に抑えることができました。

今回NSITEXEに提供されたフローにおいて、RTL設計とレイアウト設計の繰り返しを加速するためにGenus Synthesis Solutionが非常に重要な役目を果たしました。さらに、Genus Synthesis SolutionとInnovus Implementation Systemにおいて処理エンジンが共通化されていることによって、NSITEXEが不必要な設計繰り返しを避け、設計のボトルネックを特定することに役立ちました。

NSITEXE社コメント
杉本 英樹氏（CTO）
「弊社の高効率、高品質なデータフロープロセッサ（DFP）IPの提供を加速する上で、厳しい設計TAT目標を達成するためのソリューションが必要でした。広範な評価を実施した結果、設計チームの効率を高めてくれる統合設計環境と最適なPPA結果を提供してくれたケイデンスのデジタル設計フルフローを採用することに決めました。私たちは今後、急成長している車載および産業マーケットに向けた次世代のIPの開発を推進するためにケイデンスのフローを活用していく予定です。」

Genus Synthesis Solutionを中心とするケイデンスのフロントエンド設計フルフローは、ケイデンスの広範なデジタル設計およびサインオフ検証ポートフォリオの一部です。ケイデンスの統合化されたデジタル設計フルフローは、デザインクロージャーへの最速パスおよび優れた予測性を提供し、ケイデンスのIntelligent System Design戦略を強化することにより、システム企業および半導体企業は、他社を差別化できる完成度の高い最終製品をさらに効率よく作成することが可能になります。

■日本ケイデンス・デザイン・システムズ社
　http://www.cadence.co.jp