ポジティブワンが高速12ビットADC、FPGA、高速DACで構成されたRFクロック制御の信号処理チェーン「iGp12」販売

ポジティブワン株式会社（東京都渋谷区、米国デムテル（Dimtel, Inc.）社正規代理店）は、高速12ビットADC、FPGA、および高速DACで構成され、RFクロック制御の信号処理チェーン「iGp12」販売を開始いたします。
　　　
iGp12は、レプトンストレージリングでのバンチごとのフィードバックと診断用に設計されています。機能的には、iGp12は、リング内のすべてのバンチを個別に処理するように構成されたベースバンドバンチバイバンチ処理チャネルを実装します。各バンチの信号は、32タップのFIRフィルターを通過してから、1ターンの遅延に送信され、そこから高速DACに送信されます。
　　　
主な信号処理チェーンは、高速12ビットADC、FPGA、および高速DACで構成され、RFクロックによって駆動されます。 FPGAは、リアルタイム制御計算の実行に加えて、高速データ集録メモリ（SRAM）、低速アナログおよびデジタルI / O、温度と電源など、多数のオンボードデバイスとインターフェイスします。電圧モニター。次に、FPGAは内部USB接続を使用して、同じシャーシに収容された組み込みIOCコンピューターと通信します。 IOCはLinuxオペレーティングシステムを実行し、イーサネットを介して制御システム全体に接続されています。
　　　
システム制御と診断はEPICSを介して実行されます。すべての制御および診断機能には、付属のEDMパネルからアクセスできます。取得した診断データは、オフライン分析のために外部ツールにエクスポートできます。
　　　
　　　
・iGp12 仕様
パラメーター: 定義
サンプリングレート: 100~510 MHz
FIRタップ: 32
サポートされるハーモニック番号: 12-5120
フィデューシャルシグナル: フォーリング エッジ トリガ、調整可能なしきい値（NIM/TTL/ECL/LVDS/LVPECL）
最小受託パルス幅: 1 RF 期間（TRF ）
外部トリガ入力: 2 入力、調整可能なしきい値 （NIM/TTL/ECL/LVDS/LVPECL）
最小トリガパルス幅: 2×TRF
データ収集メモリ: 12 Mサンプル
低速アナログ入力: 8 チャンネル @ 12 ビット
アナログ出力が遅い: 8 チャンネル @ 14 ビット
デジタルI/O: 32の双方向信号、LVTTL

　　　
より詳細な情報はこちら
https://www.dreamnews.jp/press/0000239626/