Cadence Palladium Z2 Enterprise Emulation PlatformがMicrochipのデータセンター向けSoCソリューションの開発を加速

Microchip、Palladium Z2 Emulationを活用し、実行速度が1.5倍、エミュレーションの対応回路規模が2倍向上

ケイデンス・デザイン・システムズ社（本社 米国カリフォルニア州サンノゼ市）は、1月19日（米国現地時間）、米国の半導体ベンダーMicrochip社（以下Microchip）が、高性能でスケーラブルなデータセンター向けSoCソリューションを提供する次世代ASIC製品の開発にCadence® Palladium® Z2 Enterprise Emulation Platformを採用したことを発表しました。
　　　　　　
Palladium Z2 Platformにより、従来世代のエミュレータとの比較でエミュレーションの対応回路規模が2倍となり、複数デザインの同時検証や1.5倍のパフォーマンス向上を実現しています。Palladium Z2 Platformの実行においては、既存の設定やユースモデルとの互換性が完全に保持されています。
　　　　　　
Palladium Z2 Platformは、シリコンを初回製造で確実に動作させ、かつソフトウェア統合を成功させるというプロジェクトの目標を満たすために不可欠なASICデザインの初期モデルを、Microchipのソフトウェアおよびファームウェア開発チームに提供しました。
Microchipは、PalladiumとCadence Protium™ Enterprise Prototypingのデータベースが共通であることを活用し、FPGAの試作品立ち上げ、ハードウェアおよびソフトウェア統合のデバッグにかかる検証機関を数週間短縮することができました。PalladiumとProtiumの強力な組み合わせによって、共通なRTLデータベースを提供するだけでなく、同じインサーキットインターフェイスおよび仮想インターフェイスを共有する設計環境も提供されるため、ソフトウェアエンジニアやハードウェアエンジニアにとってデバッグのプロセスが完全にシームレスで透過的なものになります。
　　　　　　
Palladium Z2 Platform詳細
www.cadence.com/go/palladiumz2cs
　　　　　
Microchip社コメント
・Riad Ben-Mouhoub氏（Senior technical staff engineer）
「Microchipは、最先端のクラウドデータセンターを提供する企業に向けて極めて複雑で安全なSOCソリューションを開発しており、当社のマルチチップシステムを容易に処理できるロバストな検証プラットフォームが不可欠です。PalladiumとProtiumの強力な組み合わせが提供する共通コンパイルフローを統合ペリフェラルと組み合わせることにより、2つのプラットフォーム間で検証の作業負荷をフレキシブルに分散できるようになりました。新しいPalladium Z2 Platformでは、対応回路規模が2倍、速度が1.5倍と改善されており、最大規模のマルチチップシステムを効率よく実装し、当社の厳しい市場投入期間や品質要件を満たすことが可能になりました。Palladium Z1 PlatformからPalladium Z2 Platformへの移行は、極めてスムーズでした。必要だったのは、現在のデータベースの再コンパイルだけでした。」
　　　　　
Palladium Z2 Enterprise Emulation PlatformおよびProtium X2 Enterprise Prototyping Systemは、ケイデンスの検証フルフローの構成要素であり、ケイデンスのIntelligent System Design™戦略を支えるものです。ケイデンスの検証フルフローはコアエンジン、検証ファブリックテクノロジーによって構成されており、設計の品質と検証スループットを向上し、多岐にわたるアプリケーションや関連分野における検証の要求を満たします。
　　　　　　
ケイデンス
cadence.com