ケイデンスのTSMC先端プロセステクノロジー向けPHYおよびコントローラ設計IPがPCIe 5.0仕様のコンプライアンスを達成

ケイデンス・デザイン・システムズ社（本社 米国カリフォルニア州サンノゼ市、以下ケイデンス）は、6月21日（米国時間）、ケイデンスのTSMC N7、N6、N5プロセステクノロジー向け PCI Express® (PCIe®) 5.0 PHYおよびコントローラIPが、4月に開催された業界初のPCIe 5.0仕様コンプライアンスイベントにおいてPCI-SIG®による認証試験に合格したことを発表しました。
　　　　　　　
ケイデンスのソリューションは、その能力を最大限に発揮し、PCIe 5.0テクノロジーのフルスピード32GT/sでコンパイルされテストが行われました。本コンプライアンスプログラムは、SoC (システムオンチップ) デザイン上でPCIe 5.0インターフェイスが期待された通りに動作することを評価するための試験手順を設計者に提供するものです。
　　　　　
ケイデンスのPCIe 5.0向け設計IP製品は、PHY、コンパニオンコントローラ、検証IP (VIP) で構成されており、超高帯域ハイパースケールコンピューティング、ネットワーク、ストレージアプリケーションに向けたSoCを対象としています。PCIe 5.0アーキテクチャに対応するケイデンスのPHYおよびコントローラを含むサブシステムを活用することにより、設計者は電力効率に優れたSoCを短期間で開発することが可能になります。
　　　　　　
TSMCコメント
Suk Lee氏 (vice president, Design Infrastructure Management Division)
「ケイデンスの包括的なIP製品群がTSMCの先端プロセスノード上でPCIe 5.0プロトコルに関してコンプライアンス認証されたことを喜ばしく思います。ケイデンスとの緊密な協力関係により、TSMCの先端技術を活用した最先端の設計ソリューションを提供することが可能になり、両社のお客様は消費電力や性能に対する厳しい要求を満たし、シリコンイノベーションを加速させることが可能になります。」
　　　　　
ケイデンス・コメント
Sanjive Agarwala (corporate vice president and general manager, IP Group)
「市場で最も消費電力が低いソリューションであることがお客様により検証され、今回コンプライアンス認証されたケイデンスのPCIe 5.0対応PHYおよびコントローラIPにより、極めて電力効率に優れたSoCの開発が可能になります。ケイデンスのマルチレーン・サブシステムオンチップソリューションにより、お客様は対象アプリケーションの要求に対応するフォームファクター内で仕様に準拠したIPを開発することができます。」
　　　　　
VIAVI Solutions社コメント
Tom Fawcett氏 (senior vice president and general manager, Lab & Production Business Unit)
「前回の試験と同様に、ケイデンスのPCIe 5.0向けPHYおよびコントローラテストチップにより、Xgig ExerciserおよびAnalyzerプラットフォームのコンプライアンス認証テストにおいて堅牢なパフォーマンスを実証しました。ケイデンスは超高帯域ハイパースケールSoC IPに関して業界をリードしており、PCI-SIGコンプライアンス認証イベントで成功を収めた実績により、ケイデンスのソリューションおよび包括的なテクノロジーは今後も引き続き信頼できるものになると期待しています。」
　　　　　　　
Intel Corporation社コメント
Jim Pappas氏（director, Technology Initiatives）
「IntelはPCI Express標準規格を通して、業界全体のイノベーションおよび厳格な互換性試験に力を注いでいます。ケイデンスの最新PHYおよびコントローラIPは、PCIe 5.0の性能に関するコミットメント、そしてIntelの第 12 世代インテル® Core™および第4世代インテル® Xeon® スケーラブル・プラットフォームとの相互運用性への取り組みを実証するものです。」
　　　　　　
PCI-SIGコメント
Al Yanes氏（president and chairperson）
「ケイデンスは長年にわたるPCI-SIG会員として、PCIeテクノロジーの発展に関してその役割を果たしてくれています。ケイデンスは、コンプライアンスプログラムに参加することによりPCIeアーキテクチャの継続的な採用促進に貢献しています。」
　　　　　　　
ケイデンスのPCIe 5.0アーキテクチャ対応IPソリューションは、ケイデンスのIntelligent System Design™戦略を支えるものであり、卓越した完成度の高い先端ノードSoCの開発を可能にします。TSMCのN7、N6、N5プロセステクノロジーに対応するPCIe 5.0 Design Kitは、すでにライセンスの発行および提供を開始しています。TSMCの先端プロセスに対応した設計IPソリューションの広範なポートフォリオには、112G、56G、die-to-die (D2D)、先端メモリーIPソリューションも含まれます。
　　　　　　
PCIe 5.0テクノロジーに対応するケイデンスのIPソリューションについての詳細
www.cadence.com/go/pcie5pr
PCIeおよびCXLに対応するマルチプロトコルIPソリューションについての詳細
www.cadence.com/go/pcieresources