| 記者会見 NO-2
6月28日 日本アルテラ、Cyclone II ファミリ発表記者会見
|
|
 |
|
| 日本アルテラは、6月28日、TSMC社の90nm
プロセスを採用した低価格、高集積FPGA、Cyclone IIファミリの発表記者会見を都内で開催した。 |
|
|
| |
| 今年、アルテラ社は最先端の90nmプロセスによる新製品ファミリを相次いで発表しているが、今回のCyclone
IIはその第４弾に相当する。
Cyclone IIファミリは、従来のCycloneファミリの製造を300mmウェハーの90nmプロセスに移行させ、さらに高い機能と集積度を持った低価格FPFAの実現を狙ったデバイスである。アルテラは、ハイエンドの高性能、高集積が要求されるアプリケーションには、先に発表したStratix
IIファミリで対応し、低価格が要求される高集積アプリケーションにはこのCyclone IIファミリで対応する戦略である。
|
|
Cyclone IIファミリは、従来のCycloneファミリに比較して下記のような特長がある。 |
|
○90nm、Low-kプロセスの採用によって、さらに高集積化、低価格化を実現 |
| |
・ |
最大ロジック・エレメント数を従来の約20K個から約３倍の68K個まで拡張 |
| |
・ |
M4K RAMブロック数を従来の約４倍の最大250個まで内蔵 |
| |
・ |
最大I/O数を従来の約２倍に相当する622本まで拡張 |
| |
・ |
コストを従来のCycloneファミリよりも30%低減し、競合FPGA製品の１/２の価格を実現予定 |
| |
・ |
情報家電などのアプリケーションにも対応可能な低コスト／高性能デバイス |
|
○ハードマクロの乗算器を内蔵 |
| |
・ |
18x18構成の乗算器を最大で150個まで内蔵 |
| |
・ |
各乗算器の構成を9x9構成にも設定可能 |
| |
・ |
乗算機能を使用する用途の高性能化が実現可能 |
|
○ |
LVPECLなどを含むさらに多くの業界標準I/Oに対応し、DDR2、QDR
IIのメモリ・インタフェースを最大 668 Mbpsのデータ・レートまでサポート |
|
|
Cyclone IIファミリは、従来のCycloneファミリの製造プロセスを90nmに移行させただけの製品ではないため、CycloneとCyclone
IIと間でのピン互換性、機能互換性はない。 |
|
Cyclone IIファミリは、ロジック・エレメント（LE）数で4,608個から68,416個までをカバーする６種類のデバイスで構成され、最初のデバイス、EPC2C35（33,216個のLE、105個のM4K
RAM、35個の18x18乗算器）が2005年２月から出荷される予定。 |
|
 また、Cyclone
IIのデザインは、同社のQuartus IIソフトウェア、バージョン4.1 web Editionでサポートされ、主要なEDAベンダからのサポートも提供される予定である。日本アルテラの堀内伸郎、プロダクト・マーケティング・マネージャー（右写真）は、「アルテラのCycloneファミリはすでに多くの民生機器に採用されているが、コストに対して最適化されたCyclone
IIファミリがさらに高集積、低価格、高性能を実現するため、この流れがさらに加速される。次世代の情報家電製品などの低価格、高性能のアプリケーションにはCyclone
II ファミリが最適なFPGAデバイスとなる。」と述べた。
|
|
Cyclone II から同社の低価格ストラクチャードASIC、HardCopyデバイスへ移行させるマイグレーション・パスは提供されないが、その理由をアルテラは「Cyclone
IIが現在のストラクチャードASICに対抗できる低価格を実現できるるため」と説明している。 |
|
Cyclone ＩＩファミリの詳細は、同社のwebサイト、
http://www.altera.co.jp/products/devices/cyclone2/cy2-index.jsp?f=hp&k=t1
今回のプレス向け発表の詳細は
http://www.altera.co.jp/corporate/news_room/releases/products/nr-cyc2.html
および
http://www.altera.co.jp/corporate/news_room/releases/products/nr-cyc2_fuel.html
に掲載されている。 |
|
バックナンバー |
>>
NO-1 5月17日 テンシリカ、「Xtenssa LX」 |
